

国防科技大学 2019—2020 学年春季学期

《 数字电路与逻辑设计 》考试试卷（B）卷

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	总 分
得 分							
评阅人							

注意：

- 1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
- 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、单项选择题（共 15 小题，每小题 2 分，共 30 分）

- 1、一个 4 输入端或非门，使其输出为 1 的输入变量组合有（ ）种。

A、 1

B、 2

C、 4


D、 15
- 2、某逻辑门的输入端 A、B 和输出端反变量 $\overline{F}$ 的波形如下图所示，那么原变量 F 与 A、B 的逻辑关系是（ ）。

A、 与非

B、 同或

C、 异或

D、 或



- 3、逻辑函数 $Y=(\overline{A}+B)(A+\overline{B})C+\overline{B}$ ，变换成“与非-与非”的形式是（ ）。

A、 $Y=\overline{\overline{A} C B}$

B、 $Y=\overline{\overline{A} B C}$

C、 $Y=\overline{A} B C$

D、 $Y=\overline{A C B}$

4、8 线-3 线优先编码器的输入为 $\overline{I_0} \sim \overline{I_7}$ ，当优先级别最高的 $\overline{I_7}$ 有效时，其输出 $\overline{Y_2}Y_1\overline{Y_0}$ 的值是（ ）。

- A、111 B、010 C、000 D、101

5、下列（ ）门电路的输入端直接输入模拟信号可以正常工作。

- A、TTL 反相器 B、TTL 与非门 C、CMOS 传输门 D、CMOS 反相器

6、1 路-8 路数据分配器数据输入端的个数是（ ）

- A、1 B、2n C、 2^n D、8

7、一个 32 选 1 的数据选择器有（ ）个选择控制信号输入端。

- A、6 B、8 C、5 D、32

8、当现态 $Q^n = 1$ 时，具备时钟条件后 JK 触发器的次态为（ ）。

- A、 $Q^{n+1} = J$ B、 $Q^{n+1} = K$ C、 $Q^{n+1} = \overline{K}$ D、 $Q^{n+1} = 1$

9、对一 6 位同步二进制减法计数器，说法错误的是（ ）。

- A、其模为 64 B、其计数容量为 64
C、其最高位可得 64 分频 D、该计数器不会产生竞争-冒险现象

10、已知 74LS138 译码器的输入三个使能端($S_1=1, \overline{S_2} = \overline{S_3} = 0$)时，地址码 $A_2A_1A_0=011$ ，则输出 $\overline{Y_7} \sim \overline{Y_0}$ 是()。

- A、11111101 B、11111111 C、11110111 D、00000010

11、典型 TTL、CMOS、ECL 逻辑门中，速度最快、时延最小和功耗最低的门电路分别为（ ）。

- A、TTL、TTL、ECL B、TTL、CMOS、TTL
C、ECL、TTL、CMOS D、CMOS、CMOS、ECL

12、一个二输入 CMOS 同或门，一输入端接一只 20K 的电阻接地，另一输入端接变量 A，则输出 Y=（ ）。

- A、0 B、1 C、A D、 $\overline{A}$

13、欲将一个移位寄存器中的二进制数乘以 $(16)_{10}$ 需要（ ）个移位脉冲。

- A、32 B、10 C、5 D、4

14、LS74161 是具有“异步清零、同步置数”功能的 4 位二进制同步加法计数器，用其构成如下计数器电路，则对该应用电路功能描述正确的是（ ）。

线

封


密

A、余 3 码编码的十进制加法计数器

B、循环码编码的九进制加法计数器

C、余 3 码编码的九进制加法计数器

D、循环码编码的十进制加法计数器



15、哪种器件中存储的信息在掉电以后即丢失 ()。

A、RAM

B、EPROM

C、EEPROM

D、PAL

得分

二、填空题 (每空 1 分, 共 20 分)

1、 $(114.5)_D = (\quad)_B = (\quad)_{8421BCD} = (\quad)_H$ 。2、已知 $F = A\bar{B} + \bar{A}C$, 则其反演式 $\bar{F} = \underline{\hspace{2cm}}$ 。则其对偶式 $F^* = \underline{\hspace{2cm}}$ 。3、为构成 4096×16 位的 RAM, 需要 片 1024×1 的 RAM, 并且需要 位地址译码以完成寻址操作, 即需增加 位地址输入端。4、10 位倒 T 型电阻网络 D/A 转换器, 当电路输入的数字量为 1000000000 时, 输出电压 $v_O = 5V$, 则当输入的数字量为 1100000000 时, 输出电压 $v_O = \underline{\hspace{2cm}} V$ 。5、X 的补码为 11011 (最高位为符号位), 则 X 的原码为 。6、在 TTL 门电路的一个输入端与地之间接一个 15Ω 电阻, 则相当于在该输入端输入 电平; 在 CMOS 门电路的输入端与地之间接一个 $10K\Omega$ 电阻, 相当于在该输入端输入 电平。7、对于 JK 触发器, 若 $J = K$, 则可完成 触发器的逻辑功能。8、5 个触发器构成的扭环形计数器的模为 , 5 个触发器构成的环形计数器的模为 。10、能够实现“线与”的 TTL 门电路叫 门, 能够实现“线与”的 CMOS 门电路叫 门。11、74LS138 是 3 线—8 线译码器, 译码输出低电平有效, 若输入为 $A_2A_1A_0 = 101$ 时, 输出 $\overline{Y_7Y_6Y_5Y_4Y_3Y_2Y_1Y_0}$ 应为 。

12、由 555 电路构成的单稳态触发器中，若电路输出信号的脉宽为 0.11ms， $C = 0.01\mu F$ ，则 $R = \underline{\hspace{2cm}} K\Omega$ 。

13、输入时钟频率为 1024Hz，要得到 1 Hz 的定时信号，至少需要_____个触发器。

得分

三、简答题（10 分）

利用卡诺图化简法将下列逻辑函数化为最简“与-或”式

$$F = \sum m(2,3,6,10,12,14) + \sum d(7,11,15)$$


得分

四、综合题一（10 分）

试用同步十进制加法计数器 74160 实现一个 43 进制的同步计数器，要求采用置数归零法。画出相应的接线图，允许附加必要的门电路。

74LS160 功能表

CP	$\bar{R}_D$	$\overline{LD}$	EP	ET	工作模式
φ	0	φ	φ	φ	异步置零
$\uparrow$	1	0	φ	φ	预置数
φ	1	1	0	1	保持
φ	1	1	φ	0	保持 ($C=0$)
$\uparrow$	1	1	1	1	计数




字:

組

五、综合题二（15分）

(3) 说明电路的功能及特点。(2分)



得分

六、综合题三（15 分）

下图为两个 555 定时器组成的电子门铃电路，当按下按钮 S 时可使门铃以 1.8kHz 的频率鸣响 20 秒钟。

- （1）555（2）构成一个多谐振荡电路，试问 555（1）构成什么电路？分析整个电路的工作原理。（5 分）
- （2）若 $R1=1M\Omega$ ，计算电容 C1 的值。（5 分）
- （3）若 $R3=5\text{ k}\Omega$ ， $R4=2.5k\Omega$ ，则 $C2=?$ 改变电路中什么参数可改变铃响的音调高低？（5 分）




图 8

引脚	2($\overline{TR}$)	6(TH)	4($\overline{MR}$)	3(V_o)	7(DIS)
电平	$\leq 1/3V_{CC}$	*	$>1.4V$	高电平	悬空状态
电平	$>1/3V_{CC}$	$\geq 2/3V_{CC}$	$>1.4V$	低电平	低电平
电平	$>1/3V_{CC}$	$<2/3V_{CC}$	$>1.4V$	保持	保持
电平	*	*	$<0.3V$	低电平	低电平

注:*表示任意电平

